PATENT ABSTRACTS OF JAPAN

(11)Publication number:

(43)Date of publication of application: 17.05.1996

(51)Int.CI.

G02F 1/136

(21)Application number: 06-253883

(71)Applicant:

SHARP CORP

(22)Date of filing: 19.10.1994 (72)Inventor:


ISHIGURO KENICHI

(54) LIQUID CRYSTAL DISPLAY ELEMENT AND ITS MANUFACTURE

(57) Abstract:

PURPOSE: To improve the performance of accumulating capacity by having the first insulating film composed of the oxidized film of nonsolitary crystal silicon and the second insulating film being the same as the gate insulating film of a thin film transister between the first and the second electrode.

CONSTITUTION: Addition capacity 9 is composed by having an insulating film 24 composed of the oxidized film of nonsolitary crystal silicon and an insulating film (gate insulating film 25) composed of material being the same as the gate insulating film 25 of a picture element TFT 7 between an addition capacity electrode 16 composed of nonsolitary crystal silicon and an addition capacity electrode 17 composed of a conductive body. The addition capacity 9 has two kinds of insulating films, namely the insulating film 24 and the gate insulating film 25, and its insulating film is formed thicker in comparison with the picture element TFT 7. Thus even in the case where the gate insulating film 25 is formed thinner for making the performance of the picture element TFT 7 higher, the reliability of the addition capacity 9 is not damaged. In addition 💢 🗘 📻 to that, the occurrence of a defect being due to a pin hole becomes difficult.



LEGAL STATUS

[Date of request for examination]

10.07.1998

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3105408

[Date of registration]

01.09.2000

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

This Page Blank (uspto)

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-122813

(43)公開日 平成8年(1996)5月17日

(51) Int.Cl.⁵

識別配号 庁内整理番号

FΙ

技術表示箇所

G02F 1/136

500

審査請求 未請求 請求項の数5 OL (全 8 頁)

(21)出魔番号

特麗平6-253883

(22)出顧日

平成6年(1994)10月19日

(71)出願人 000005049

シャープ株式会社

大阪府大阪市阿倍野区長池町22番22号

(72)発明者 石黒 謙一

大阪府大阪市阿倍野区長池町22番22号 シ

ャープ株式会社内


(74)代理人 弁理士 原 謙三

(54) 【発明の名称】 液晶表示素子およびその製造方法

(57) 【要約】

【構成】 液晶表示素子は、付加容量9が、非単結晶シリコンからなる付加容量電極16と、薄電体からなる付加容量電極17との間に、該非単結晶シリコンの酸化膜からなる絶縁膜24と、 画素TFT7のゲート絶縁膜25と同一の材料からなる絶縁膜とを有してなっている。つまり、付加容量9は、 画素TFT7と比較して、その絶縁膜が分厚く形成されている。

【効果】 付加容量は、ゲート絶線膜がより薄く形成されて例えばピンホール等が発生し易くなった場合においても、上記ピンホールに由来する欠陥が発生し難くなっている。これにより、画案TFTの高性能化を図ることができ、かつ、付加容量の循頓性を維持することができる被晶表示素子、即ち、画案TFTの性能、および、付加容量の耐圧性等の償額性が向上された液晶表示素子をより安価に提供することができる。



20

【特許請求の範囲】

【請求項1】 薄膜トランジスタおよび蓄稽容量を有し、 アクティブマトリクス駆動方式で駆動される液晶表示素 子において、上記蓄積容量が、非単結晶シリコンからな る第一電極と、第二電極との間に、該非単結晶シリコン の酸化膜からなる第…絶縁膜と、上記薄膜トランジスタ のゲート絶縁膜と同一の第二絶縁膜とを有してなること を特徴とする液晶表示素子。

【請求項2】上記非単結晶シリコンは、薄膜トランジス タに供される電界効果電子移動度 μ が 5 (cm²/V・s)以上 10 の多結晶シリコンに、イオン注入がなされて形成されて いることを特徴とする請求項1記載の液晶表示素子。

【請求項3】蓄積容量を有し、アクティブマトリクス駆 動方式で駆動される液晶表示素子の製造方法において、 液晶表示素子基板上に非単結晶シリコンからなる薄膜を 形成し、該薄膜における上記蓄積容量が形成されるべき 領域以外をマスクした後、露出している該非単結晶シリ コン表面を酸化して酸化膜を形成することを特徴とする 液晶表示案子の製造方法。

【請求項4】感光性樹脂でマスクすることを特徴とする 請求項3記載の液晶表示素子の製造方法。

【謝求項5】上記酸化膜上に薄膜トランジスタのゲート 絶縁膜と同…の絶縁膜を形成した後、該絶縁膜上に、薄 膜トランジスタのゲート電極と同一の薄膜を形成するこ とを特徴とする請求項3または4記載の液晶表示索子の 製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、液晶表示装置等の平面 ディスプレイ装置に供され、アクティブマトリクス駆動 30 方式で駆動される液晶表示素子、および、その製造方法 に関するものである。

[0002]

【従来の技術】近年、平面ディスプレイ装置としての液 晶表示装置に供される液晶表示素子の開発、特に、ドラ イバーモノリシックパネルの閉発が活発に行われてい る。また、抜パネルに使用される薄膜トランジスタ(Th in Film Transistor、以下、TFTと称する)として、 多結晶シリコン(ポリシリコン)を用いたTFTが種々 検討されている。

【0003】そして、このようなTFTを有し、アクテ ィブマトリクス駆動方式で駆動される液晶表示素子にお いては、信号蓄積キャパシタである付加容量(蓄積容 盤) が配設されている。また、上記液晶表示素子の構成 は、例えば、特公平 1-33833号公報等に記載されてい る。上配従来の液晶表示素子の構成について、図5およ び図6を参照しながら、以下に説明する。

【0004】図5および図6に示すように、上記従来の 液晶表示素子は、基板51上に、半導体層56が形成さ れている。半導体層56は、所定の方法により、該当す 50 容橇が、非単結晶シリコンからなる第一電極と、第二電

る領域が、TFT52のソース領域53、ドレイン領域 54、および、付加容量60の付加容量電極55とされ ている。上記の半導体層56上には、TFT52のゲー ト絶縁膜57が形成されている。ゲート絶縁膜57上に は、TFT52のゲート電極58、および、付加容量6 0の付加容量電極59が形成されると共に、腐悶絶縁膜 61が形成されている。そして、層間絶縁膜61上に は、画素容量65の画素電極62が形成されている。ま た、上記のソース領域53上には、ソース電極63が形 成されており、ドレイン領域54上には、ドレイン電極 64が形成されている。上記の画素電板62は、ドレイ ン電極64と電気的に接続されている。

[0005]

【発明が解決しようとする課題】しかしながら、上記従 来の構成では、付加容量60は、付加容量電極55・5 9間に、絶縁膜としてゲート絶縁膜57のみを有してな っている。このため、ゲート絶縁膜57をより薄く形成 し、TFT52の高性能化を図ると、付加容量60の絶 **縁膜も薄くなってしまう。その上、付加容量60部分に** 供される絶縁膜(つまり、ゲート絶縁膜57)は、TF T52部分に供される絶縁膜と比較して面積が大きい。 従って、ゲート絶縁膜57をより薄く形成すると、例え ば、該ゲート絶縁膜57にピンホール等の欠陥が発生し 易くなる。つまり、ゲート絶縁膜57をより薄く形成 し、TFT52の高性能化を図ると、付加容盤60の信 頼性が損なわれてしまうという問題点を有している。

【0006】また、TFT52部分に供されるゲート絶 縁膜57を薄く形成し、一方、付加容量60部分に供さ れるゲート絶縁膜57を厚く形成するには、該ゲート絶 縁膜57を形成するための工程数が凡そ2倍に増加す る。つまり、パターニング工程や成膜工程等を含むフォ トリソ工程(製造工程)の数が凡そ2倍に増加する。こ のため、液晶表示素子の歩留りの低下や、コストアップ を招来するという新たな問題点を生じることとなる。

【0007】本発明は、上配従来の問題点に鑑みなされ

たものであり、その目的は、薄膜トランジスタの高性能 化を図ることができ、かつ、蓄積容量の信頼性を維持す ることができる液晶表示素子、即ち、薄膜トランジスタ の性能、および、蓄積容量の俗類性が向上された液晶表 40 示案子を提供することにある。また、本発明の他の目的 は、上記性能および僧頼性が向上された液晶表示素子 を、従来の液晶表示案子と同水準の歩留りおよびコスト でもって製造することができる製造方法を提供すること にある。

[0008]

【課題を解決するための手段】請求項1記載の発明の液 晶表示素子は、上記の課題を解決するために、薄膜トラ ンジスタおよび蓄積容量を有し、アクティブマトリクス 駆動方式で駆動される液晶表示素子において、上配蓄積

3

極との間に、該非単結晶シリコンの酸化膜からなる第一 絶縁膜と、上記薄膜トランジスタのゲート絶縁膜と同… の第二絶縁膜とを有してなることを特徴としている。

【0009】請求項2記載の発明の被晶表示素子は、上 紀の課題を解決するために、請求項1記載の液晶表示素 子において、上記非単結晶シリコンは、薄膜トランジス 夕に供される電界効果電子移動度 μ が 5 (cm²/V・s)以上 の多結晶シリコンに、イオン注入がなされて形成されて いることを狩徴としている。

【0010】請求項3記載の発明の液晶表示素子の製造 方法は、上記の課題を解決するために、蓄積容量を有 し、アクティブマトリクス駆動方式で駆動される液晶表 示素子の製造方法において、液晶表示素子基板上に非単 結晶シリコンからなる薄膜を形成し、該薄膜における上 記蓄積容量が形成されるべき領域以外をマスクした後、 越出している該非単結晶シリコン表面を酸化して酸化膜 を形成することを特徴としている。

【0011】請求項4記載の発明の液晶表示素子の製造 方法は、上記の課題を解決するために、請求項3記載の 液晶表示案子の製造方法において、感光性樹脂でマスク することを特徴としている。

【0012】請求項5記載の発明の液晶表示案子の製造 方法は、上記の課題を解決するために、請求項3または 4 記載の液晶表示案子の製造方法において、上記酸化膜 上に薄膜トランジスタのゲート絶縁膜と同一の絶縁膜を 形成した後、該絶縁膜上に、薄膜トランジスタのゲート 電極と同一の薄膜を形成することを特徴としている。

[0013]

【作用】請求項1記載の構成によれば、蓄積容量は、非 単結晶シリコンからなる第一電極と、第二電極との問 に、2種類の絶縁膜、即ち、該非単結晶シリコンの酸化 膜からなる第一絶縁膜と、薄膜トランジスタのゲート絶 緑膜と同一の第二絶縁膜とを有してなっている。つま り、蓄積容量は、第一絶縁膜と第二絶縁膜とを有してお り、薄膜トランジスタと比較して、その絶縁膜が分厚く 形成されている。それゆえ、ゲート絶縁膜がより薄く形 成されて、薄膜トランジスタの高性能化が図られた場合 においても、蓄積容量の信頼性が損なわれることはな い。即ち、蓄積容量は、第二絶縁膜がより薄く形成され て例えばピンホール等が発生し易くなった場合において 40 も、第一絶縁膜を有しているため、上記ピンホールに由 来する欠陥が発生し難くなっている。

【0014】これにより、薄膜トランジスタの高性能化 を図ることができ、かつ、蓄積容量の値頼性を維持する ことができる液晶変示素子、即ち、薄膜トランジスタの 性能、および、蓄積容量の信頼性が向上された液晶表示 案子を提供することができる。

【0015】鏑求項2記載の構成によれば、非単結晶シ リコンは、薄膜トランジスタに供される電界効果電子移 動度μが 5 (cm²/V・s)以上の多結晶シリコンに、イオン 50 基づいて説明すれば、以下の通りである。

注入がなされて形成されている。このように、電界効果 電子移動度μが5 (cm²/V・s)以上の多結晶シリコンが用 いられているので、薄膜トランジスタや蓄積容量のサイ ズを小さくできる。また、液晶表示素子の歩留りが向上 されると共に、該液晶表示素子における閉口率を維持す ることができる。

【0016】請求項3記載の方法によれば、液晶表示素 子基板上に非単結晶シリコンからなる薄膜を形成し、該 薄膜における薔薇容量が形成されるべき領域以外をマス クした後、露出している該非単結晶シリコン表面を酸化 して酸化膜を形成する。この酸化膜は絶縁膜であり、従 って、この酸化膜上に例えば従来の製造方法と同様にし て絶縁膜を形成することにより蓄積容量を形成すると、 該蓄積容量は、2種類の絶縁膜を有することとなる。つ まり、従来の製造方法により製造される蓄積容量と比較 して、蓄積容量の絶縁膜を分厚く形成することができ る。それゆえ、例えば、ゲート絶縁膜をより薄く形成 し、薄膜トランジスタの高性能化を図った場合において も、蓄積容量の信頼性が損なわれることはない。即ち、 蓄積容量は、2種類の絶縁膜を有しているため、例えば ピンホール等に由来する欠陥が発生し難くなっている。 【0017】これにより、薄膜トランジスタの性能、お よび、蓄積容量の信頼性が向上された液晶表示素子を、 従来の液晶表示案子と同水準の歩留りでもって製造する ことができる。

【0018】請求項4記載の方法によれば、薄膜におけ る蓄積容量が形成されるべき領域以外を感光性樹脂でマ スクする。このため、上記のマスクを、蓄積容量を形成 する際に用いるマスクと共通化することができる。つま り、蓄積容量の電極に例えば不純物を選択的にイオン注 入し、導電性を高める場合等には、該イオン注入時に用 いるマスクを、そのまま、非単結晶シリコン表面を酸化 して酸化膜を形成する際に用いるマスクとして使用する ことができる。従って、製造工程数は、従来の製造工程 数と比較して、それ程増加しない。

【0019】これにより、薄膜トランジスタの性能、お よび、蓄積容量の常頼性が向上された液晶表示素子を、 従来の液晶表示索子と同水準の歩留りおよびコストでも って製造することができる。

【0020】請求項5記載の方法によれば、酸化膜上に 薄膜トランジスタのゲート絶縁膜と同一の絶縁膜を形成 した後、該絶縁膜上に、薄膜トランジスタのゲート電極 と同一の海膜を形成する。つまり、蓄積容量の電極とな る薄膜と、薄膜トランジスタのゲート電極とを同一の材 料で形成することができる。これにより、海膜トランジ スタの性能、および、蓄積容量の信頼性が向上された液 晶表示素子を、より安価に製造することができる。

【実施例】本発明の…実施例について図1ないし図4に

【0022】本実施例にかかる液晶表示素子は、液晶表 **米装置等の平面ディスプレイ装置に供され、アクティブ** マトリクス駆動方式で駆動される。上記の液晶表示装置 は、図3に示すように、表示部を構成するアクティブマ トリクス基板(液晶表示素子)1、データ信号を出力す るホールド回路2、および、走査信号を出力する走査回 路3を備えている。

【0023】上紀のアクティブマトリクス基板1上に は、互いに平行な複数のデータ信号線(ドレインバス) 4…と、互いに平行な複数の走査信号線(ゲートパス) 5…と、互いに平行な複数の付加容量電極線6…とが配 設されている。データ信号線4…は、ホールド回路2に 電気的に接続されている。また、データ信号線 4…は、 走査信号線5…および付加容量電極線6…と直交してい る。走査信号線5…は、走査回路3に電気的に接続され ている。付加容量電極線6…は、図示しない電源回路に 電気的に接続されている。そして、走査信号線 5…およ び付加容量電極線6…は、互いに並行となっている。こ れらデータ信号線4…、走査信号線5…および付加容量 電極線6…は、AlやTi、Ta、Cr、Cu等の薄 膜、或いは、A」とSiとの合金等からなる薄膜等の薬 驚体で形成されている。

【0024】図4に示すように、アクティブマトリクス 基板 1 上におけるデータ信号線 4 …と走査信号線 5 …と の各交差点近傍には、電界効果トランジスタである薄膜 トランジスタ(以下、画案TFTと称する) 7、画案で ある画案容量8、および、信号蓄積キャパシタである付 加容盤(薔積容盤) 9が配設されている。つまり、上記 のアクティブマトリクス基板1は、ガラス、または、絶 縁膜が表面に成膜された合成樹脂等からなる基板21

(図1)上に、マトリクス状に配設された多数の画素T FT7…、画案容量8…および付加容量9…を備えてな っている。

【0025】上記の画案TFT7は、多結晶シリコンか らなる薄膜で形成されており、 画素容量8を駆動する駅 動回路となっている。図2および図4に示すように、画 素TFT7のゲート電極11は走査信号線5に接続さ れ、ソース電極12はデータ信号線4に接続され、ドレ イン道極13は画素容量8および付加容量9に接続され ている。また、上記多結晶シリコンからなる薄膜は、付 加容量9にも供されている。

【0026】上記多結晶シリコンの電界効果電子移動度 (以下、移動度と称する) μ (cm²/V・s)は、特に限定さ れるものではないが、µ≥5が好ましい。上記の移動度 μが5 (cm²/V・s)以上の多結晶シリコンを形成すること により、画業TFT7や付加容量9のサイズを小さくで きると共に、ホールド回路2等の構成を簡単化すること

【0027】尚、移動度 µ の上記好ましい範囲、つま り、下限値である 5 (cm²/V・s)は、本願発明者が回路設 50 少なくともリンやホウ素を含んだ不純物がイオン注入さ

計に関するシミュレーションを行い、鋭意検討した結 果、得られた値である。即ち、回路設計に関するシミュ レーションの結果から、非晶質(アモルファス)シリコ ンからなる薄膜を画素 TFT 7 等に用いた場合の移動度 の上限値である5(cm²/V・s)以上に、該移動度 μを設定 することにより、以下に示すような顕著な効果が得られ ることがわかった。つまり、移動度μを5 (cm²/V・s)以 上に設定すると、該移動度 # の値が大きいため、画案 T FT7や付加容量9のサイズを小さくできる。また、液 10 晶表示素子の歩留りが向上されると共に、該液晶表示素 子における開口率を維持することができる。

6

【0028】ゲート鼈橛11、ソース篦橛12およびド レイン電極13は、AlやTi、Ta、Cr、Cu等の 薄膜、或いは、AIとSiとの合金等からなる薄膜等の **導電体で形成されている。また、画素TFT7のゲート** 絶縁膜25 (図1) は、例えばSiO2 からなる薄膜で 形成されている。

【0029】 画素容量8は、アクティブマトリクス基板 1上に形成されている画素電極14と、図示しない対向 基板上に形成されている対向電極 15 と、これら両電極 20 14・15間に封入された液晶、即ち、液晶層(図示せ ず)とからなっている。画素質極14は、画素TFT7 のドレイン電極13に電気的に接続されている。 画素電 極14および対向電極15は、例えば、ITO (Indium -tin oxide) からなる薄膜で形成されている。

【0030】そして、画素容量8は、画素電極14およ び対向電極15間に印加する電圧を制御することにより 液晶を駆動し、該液晶が備える電気光学特性を利用して 各種表示を行うようになっている。つまり、アクティブ マトリクス基板1を備える液晶表示装置は、上記液晶が 備える電気光学特性を利用して各種表示を行うようにな

【0031】付加容量9は、画素容量8の付加容量であ り、画紫容量8における液晶の誘電率がその異方性によ って受ける影響を低減し、表示特性の向上を図るため に、該画素容量8と並列に設けられている。図1に示す ように、付加容量9は、付加容量電極(第一電極)16 と、絶縁膜(第一絶縁膜)24およびゲート絶縁膜(第 二絶縁膜) 25と、付加容量電極(第二電極) 17とで 40 形成されている。つまり、付加容量9は、絶縁膜24 と、画索TFT7のゲート絶縁膜25と同一の絶縁膜 (説明の都合上、該絶縁膜もゲート絶縁膜25と記す) とを有している。付加容量9の一方の付加容量電極16 は、画素容量8の画素電極14に電気的に接続されてい る。また、付加容量9の他方の付加容量電極17は、付 加容量電極線6を介してアクティブマトリクス基板1外 部の電極に電気的に接続されている。

【0032】付加容盛電優16は、例えば、顚素TFT 7に供されている前記多結晶シリコンからなる薄膜に、

30

れた化合物、つまり、非単結晶シリコンからなる海膜で 形成されている。絶縁膜24は、付加容量電極16表 面、つまり、上記非単結晶シリコン薄膜表面を例えばプ ラズマ酸化等することにより形成された酸化膜である。 また、ゲート絶縁膜25は、絶縁膜24上に形成されて いる。付加容量電極1.7は、Al薄膜等の導電体、つま り、ゲート電極11と同一の膜で形成されている。そし て、付加容量電極17は、ゲート電極11と電気的に接 統されている。尚、付加容量電極17は、対応する画素 TFT7と電気的に接続されていない他の走査信号線5 に接続されていてもよい。

【0033】以上のように、本実施例にかかる液晶表示 素子は、付加容量9が、非単結晶シリコンからなる付加 容量電極16と、導電体からなる付加容量電極17との 間に、該非単結晶シリコンの酸化膜からなる絶縁膜24 と、画素TFT7のゲート絶縁膜25と同一の材料から なる絶縁膜(ゲート絶縁膜25)とを有してなってい る。つまり、付加容量9は、絶縁膜24およびゲート絶 縁膜25の2種類の絶縁膜を育しており、画素TFT7 と比較して、その絶縁膜が分厚く形成されている。それ 20 ゆえ、ゲート絶縁膜25がより薄く形成されて、画素T FT7の高性能化が図られた場合においても、付加容量 9の信頼性が損なわれることはない。即ち、付加容量9 は、ゲート絶縁膜25がより薄く形成されて例えばピン ホール等が発生し易くなった場合においても、絶縁膜2 4を有しているため、上記ピンホールに由来する欠陥が 発生し難くなっている。

【0034】これにより、画素TFT7の高性能化を図 ることができ、かつ、付加容量9の信頼性を維持するこ とができる液晶表示素子、即ち、画素TFT7の性能、 および、付加容量9の耐圧性等の信頼性が向上された液 晶表示素子をより安価に提供することができる。

【0035】また、本実施例にかかる液晶表示素子は、 非単結晶シリコンからなる薄膜が、画素TFT7に供さ れる移動度 μ が5 (cm²/V・s)以上の多結晶シリコンに、 イオン注入がなされることにより形成されている。この ように、移動度μが5(cm²/V・s)以上の多結晶シリコン が用いられているので、画索TFT7や付加容量9のサ イズを小さくできる。また、液晶表示素子の歩留りが向 上されると共に、 波液晶表示素子における開口率を維持 40 することができる。

【0036】次に、上記構成の液晶表示素子の製造方法 について、図1を参照しながら、以下に説明する。尚、 図1は、図2のA-A線矢視断面図である。

【0037】先ず、図1 (a) に示すように、基板(液 晶表示素子基板) 21上に、多結晶シリコンからなる薄 膜である半導体層22を形成する。 画案TFT7…等と なるべき上配半導体層22は、例えば、プラズマCVD (Chemical Vapor Deposition) 法や低圧CVD法等の CVD法: 非晶質シリコンからなる薄膜を低温で積勝し 50 金等からなる薄膜で形成してもよい。さらに、ゲート電

た後、600℃程度の温度で関相成長させるか、或いは、 エキシマレーザ等を用いてレーザ光を照射し結晶化させ る方法等の公知の方法により形成することができる。半 導体層22の厚みは、例えば50nmとすればよいが、特に 限定されるものではない。上記の半導体層22は、例え ばフォトエッチングにより、所定の形状とする。

【0038】次に、同図(b)に示すように、基板21 上に、例えばフォトレジスト(感光性樹脂)、或いは、 SiO2 やSiNx 等の絶縁体からなる薄膜であるドー ピングマスク(マスク)23を形成する(パターニング 工程)。上記のドーピングマスク23は、半導体層22 における、付加容量9…の付加容量電極16…部分とな るべき領域以外の領域をマスクするように形成する。

【0039】次いで、ドーピングマスク23にてマスク されていない上記領域に、リンを含み、かつ、イオン化 された不純物を、所定の注入条件、例えば加速電圧90 k eVで、ドーズ量4×1015個となるようにイオン注入し、 非単結晶シリコンからなる付加容量電極16…を形成す る(成膜工程)。その後、該付加容量電極16…表面を O2 プラズマ雰囲気中でプラズマ酸化することにより、 絶縁膜24…を形成する。つまり、付加容量電極16… を形成する際に用いたドーピングマスク23を、そのま ま、絶縁膜24…を形成する際に用いるマスクとして使 用する。従って、上記のパターニング工程や成膜工程等 を含むフォトリソ工程、つまり、製造工程数は、従来の 製造工程数と比較して、それ程増加しない。

【0040】そして、上記の絶縁膜24…を形成した 後、ドーピングマスク23を半導体層22から剥離す る。尚、上記の不純物は、リンを含む代わりに、ホウ素 を含んでいてもよい。また、加速電圧やドーズ量等の注 入条件は、特に限定されるものではなく、適宜変更して もよい。

【0041】続いて、開図(c)に示すように、基板2 1上、つまり、半導体層22および絶縁膜24…上に、 例えばSiO2 からなる薄膜を形成する。ゲート絶縁膜 25…となるべき該薄膜は、公知の方法により形成すれ ばよい。ゲート絶縁膜25…の厚みは、例えば 100mmと すればよいが、特に限定されるものではない。尚、ゲー ト絶縁膜25…は、SiNx からなっていてもよく、ま た、SiO2 とSiNx とを積層してなる多層構造であ ってもよい。

【0042】次に、同図(d)に示すように、画楽TF T7…のゲート電極11…、および、付加容量9…の付 加容量電極17…となるA1薄膜、即ち、走査假号線5 …および付加容量電極線 6 …となる A 1 薄膜を形成す る。上紀A1海膜の厚みは、例えば 300nmとすればよい が、特に限定されるものではない。尚、ゲート電極11 …および付加容量電極17…は、TiやTa、Cr、C u等の薄膜で形成してもよく、また、AIとSiとの合 9

極11…と付加容量電極17…とを一度に形成する代わりに、それぞれ別個に形成してもよい。

【0043】次いで、ゲート絶縁膜25…に拡散用の窓開けを行った後、半導体閣22における、画素TFT7…のソース領域26…またはドレイン領域27…となる領域に、リンを含み、かつ、イオン化された不純物を、所定の注入条件、例えば加速総圧90 keVで、ドーズ量4×10¹⁵個となるようにイオン注入する。これにより、ソース領域26…およびドレイン領域27…が形成される。また、半導体層22における、両領域26・27間10の領域は、チャネル部となる。尚、上記の不純物は、リンを含む代わりに、ホウ素を含んでいてもよい。また、加速電圧やドーズ量等の注入条件は、特に限定されるものではなく、適宜変更してもよい。但し、該不純物は、前記付加容量9…の付加容量電極16…を形成する際に用いた不純物と同種である方が望ましい。

【0044】その後、ゲート絶縁膜25…、ゲート選極11…および付加容量選極17…上に、SiNxの薄膜からなる層間絶縁膜28を形成する。上記層間絶縁膜28の犀みは、例えば400mとすればよいが、特に限定されるものではない。そして、上記の層間絶縁膜28を形成した後、ソース領域26…およびドレイン領域27…に対応する位置に、コンタクトホール29…を形成する。尚、層間絶縁膜28は、SiO2からなっていてもよく、また、SiO2とSiNxとを積層してなる多層構造であってもよい。

【0045】続いて、上記のコンタクトホール29…部分に、A1の薄膜からなるソース電極12…およびドレイン電極13…を形成する。上記各種極12…・13…の厚みは、例えば500mとすればよいが、特に限定され 30 るものではない。尚、ソース電極12…およびドレイン電極13…は、TiやTa、Cr、Cu等の薄膜で形成してもよく、また、A1とSiとの合金等からなる薄膜で形成してもよい。さらに、ソース電極12…とドレイン電極13…とを一度に形成する代わりに、それぞれ別個に形成してもよい。

【0046】次に、層間絶縁膜28上に、ITOの薄膜からなる画素容量8…の画素電極14…を形成する。上 記画素遺極14…の厚みは、例えば100mmとすればよいが、特に限定されるものではない。尚、画素電極14… 40は、ZnO2 等からなる透明導電膜で形成してもよい。 【0047】以上の工程により、液晶表示素子が形成さ

【0047】以上の工程により、液晶表示案子が形成される。即ち、以上のように、本実施例にかかる液晶表示案子の製造方法は、基板21上に半導体層22(後に、非単結晶シリコンとなる薄膜)を形成し、該半導体層22における付加容量9…が形成されるべき領域以外を、フォトンジストであるドーピングマスク23でマスクした後、露出している半導体層22表面を酸化して酸化膜である絶縁膜24…を形成する。そして、上記絶縁膜24…上にゲート絶縁膜25…を形成した後、該ゲート絶

緑膜25…上に、付加容量超極17…を形成する。従って、付加容量9…は、絶縁膜24およびゲート絶縁膜25の2種類の絶縁膜を有することとなる。つまり、従来

の製造方法により製造される付加容量と比較して、製造工程数をそれ程増やすことなく付加容量9の絶縁膜を分摩く形成することができる。それゆえ、画素TFT7の高性能化を図った場合においても、付加容量9の倍頼性が損なわれることはない。即ち、付加容量9は、2種類の絶縁膜を有しているため、例えばピンホール等に由来

10

する欠陥が発生し難くなっている。

【0048】これにより、画案TFT7の性能、および、付加容量9の耐圧性等の信頼性が向上された被晶表示素子を、従来の液晶表示素子と同水準の歩留りでもってより安価に製造することができる。

【0049】尚、本実施例においては、液晶表示素子であるアクティブマトリクス基板1が多数の画素TFT7 …、画素容量8…および付加容量9…等を備えてなっている構成を例示して説明したが、液晶表示素子の構成は、上記実施例の構成に限定されるものではない。例えば、液晶表示素子は、必要に応じて他の構成要素(回路)等を備えていてもよい。

[0050]

【発明の効果】本発明の請求項1記載の液晶表示素子は、以上のように、蓄積容量が、非単結晶シリコンからなる第一電極と、第二電極との間に、該非単結晶シリコンの酸化膜からなる第一絶縁膜と、薄膜トランジスタのゲート絶縁膜と同一の第二絶縁膜とを有してなる構成である。

【0051】それゆえ、蓄積容量は、薄膜トランジスタと比較して、その絶縁膜が分厚く形成されており、第二 絶縁膜がより薄く形成されて例えばピンホール等が発生し易くなった場合においても、上記ピンホールに由来する欠陥が発生し難くなっている。これにより、薄膜トランジスタの高性能化を図ることができ、かつ、蓄積容量の信頼性を維持することができる液晶表示素子、即ち、薄膜トランジスタの性能、および、蓄積容量の信頼性が向上された液晶表示素子を提供することができるという効果を奏する。

【0052】本発明の請求項2記載の液晶表示案子は、以上のように、非単結晶シリコンは、海膜トランジスタに供される電界効果電子移動度μが5(cm²/V・s)以上の多結晶シリコンに、イオン注入がなされて形成されている構成である。

【0053】これにより、薄膜トランジスタや蓄積容量のサイズを小さくできる。また、液晶表示素子の歩留りが向上されると共に、該液晶表示素子における開口率を維持することができるという効果を奏する。

た後、酵出している半導体層22表面を酸化して酸化膜 である絶縁膜24…を形成する。そして、上記絶縁膜2 4…上にゲート絶縁膜25…を形成した後、該ゲート絶 50 晶シリコンからなる薄膜を形成し、液薄膜における蓄積

(7)

11

容量が形成されるべき領域以外をマスクした後、露出し ている該非単結晶シリコン表面を酸化して酸化膜を形成 する方法である。

【0055】それゆえ、上記の酸化膜上に例えば従来の 製造方法と同様にして絶縁膜を形成することにより蓄積 容量を形成すると、該蓄積容量は2種類の絶縁膜を有す ることとなるので、該絶縁膜を分厚く形成することがで きる。つまり、例えば、ゲート絶縁膜をより薄く形成 し、薄膜トランジスタの高性能化を図った場合において も、例えばピンホール等に由来する欠陥が発生し難くな 10 を示す要部の平面図である。 っている。これにより、薄膜トランジスタの性能、およ び、蓄積容量の償頼性が向上された液晶表示素子を、従 来の液晶表示素子と同水準の歩留りでもって製造するこ とができるという効果を奏する。

【0056】本発明の請求項4記載の液晶表示案子の製 造方法は、以上のように、感光性樹脂でマスクする方法 である。

【0057】それゆえ、蓄積容量を形成する際に用いる マスクを、そのまま、非単結晶シリコン表面を酸化して 酸化膜を形成する際に用いるマスクとして使用すること ができるので、製造工程数は、従来の製造工程数と比較 して、それ程増加しない。これにより、薄膜トランジス 夕の性能、および、薔薇容量の信頼性が向上された液晶 表示案子を、従来の液晶表示素子と同水準の少留りおよ びコストでもって製造することができるという効果を奏 する。

【0058】本発明の請求項5記載の液晶表示寮子の製 造方法は、以上のように、酸化膜上に薄膜トランジスタ のゲート絶縁膜と同一の絶縁膜を形成した後、該絶縁膜 上に、薄膜トランジスタのゲート電極と同一の薄膜を形 成する方法である。

【0059】これにより、薄膜トランジスタの性能、お

よび、蓄積容量の信頼性が向上された液晶表示素子を、 より安価に製造することができるという効果を奏する。 【図面の簡単な説明】

12

【図1】本発明の…実施例における液晶表示素子の製造 工程を示すものであり、(a)~(d)共に、各製造工 程における液晶表示素子の要部の断面図である。

【図2】上記液晶表示素子の概略を示す要部の平面図で ある。

【図3】上記液晶表示素子を備えた液晶表示装置の概略

【図4】上記液晶表示素子の概略の回路図である。


【図5】従来の液晶表示案子の概略を示す要部の平面図

【図6】従来の液晶表示素子の要部を示すものであり、 図5のB-B線矢視断面図である。


【符号の説明】

- アクティブマトリクス基板 (液晶表示素子)
- 薄膜トランジスタ 7
- 画素容量 8
- 付加容量 (蓄積容量) 9
 - ゲート電極 1 1
 - ソース電極 12
 - 13 ドレイン電極
 - 画素電極 14
 - 付加容量電極 (第一電極) 16
 - 付加容量電極 (第二電極) 17
 - 基板 (液晶表示索子基板) 2 1
 - ドーピングマスク (マスク) 2.3
 - 24 絶縁膜 (第一絶縁膜、酸化膜)
 - ゲート絶縁膜(第二絶縁膜) 25
 - 28 屬問絶綠膜


【図1】




【図2】








[図4]



[図5]



【図6】

